

DIALOG(R)File 351:Derwent WPI  
(c) 2002 Thomson Derwent. All rts. reserv.

010569368      \*\*Image available\*\*  
WPI Acc No: 1996-066321/ 199607  
XRPX Acc No: N96-055803

**Electron source for image forming device such as display device - uses  
vertical and horizontal wires laid on insulating substrate, which provide  
terminal at both ends for voltage application, and several surface  
conductive electron emitters arranged in matrix**

Patent Assignee: CANON KK (CANO )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 7326311	A	19951212	JP 94117122	A	19940530	199607 B

Priority Applications (No Type Date): JP 94117122 A 19940530

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 7326311	A		19	H01J-031/12	

Abstract (Basic): JP 7326311 A

The source has a vertical wire (143) and a horizontal wire (142) laid on the surface of an insulating substrate (141). It has several surface conductive electron emitters arranged in a matrix.

The electron emitter comprises a pair of electrodes (145,146) and a thin film (144) with an electron emitter. The vertical and the horizontal wire provide a terminal at both ends for voltage application.

ADVANTAGE - Enables electron discharge amt. control. Prevents variation caused by voltage drop in wiring resistance.

Dwg.15/20

Title Terms: ELECTRON; SOURCE; IMAGE; FORMING; DEVICE; DISPLAY; DEVICE;  
VERTICAL; HORIZONTAL; WIRE; LAY; INSULATE; SUBSTRATE; TERMINAL; END;  
VOLTAGE; APPLY; SURFACE; CONDUCTING; ELECTRON; EMITTER; ARRANGE; MATRIX

Derwent Class: V05

International Patent Class (Main): H01J-031/12

International Patent Class (Additional): H01J-001/30; H01J-009/02;  
H01J-031/15

File Segment: EPI

Manual Codes (EPI/S-X): V05-D01C5; V05-D05C5; V05-D08A1

BEST AVAILABLE COPY

**THIS PAGE BLANK (USPTO)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-326311

(43) 公開日 平成7年(1995)12月12日

(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J	31/12	B		
	1/30	Z		
	9/02	B		
	31/15	C		

審査請求 未請求 請求項の数15 O L (全 19 頁)


(21) 出願番号	特願平6-117122	(71) 出願人	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成6年(1994)5月30日	(72) 発明者	武田 俊彦 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(72) 発明者	鯉 英俊 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(74) 代理人	弁理士 大塚 康徳 (外1名)

(54) 【発明の名称】 電子源と、その製造方法及び該電子源を用いた画像形成装置

(57) 【要約】

【目的】 簡易な構成でかつ容易に、多数素子からなる電子源より任意の素子を選択して、放出電子量を制御できる電子源を提供することを目的とする。また本発明は、配線抵抗による電圧降下に起因するばらつきを無くして、電子源よりの放出電子線量をほぼ均一に保つことができる画像表示装置を提供する。

【構成】 絶縁性基板141上にm本の行方向配線142と、前記行方向配線と絶縁層を介して積層されたn本の列方向配線143と、少なくとも1対の素子電極145、146と電子放出部144とを含む薄膜とを有する表面伝導形電子放出素子とを有し、前記表面伝導形電子放出素子の前記1対の素子電極のそれぞれと前記行方向配線と前記列方向配線とを結線して、行列状に複数の前記表面伝導形電子放出素子を配列し、かつ前記行及び列方向配線のそれぞれの少なくとも両端部に電圧印加用の端子を有する。



1

## 【特許請求の範囲】

【請求項1】 絶縁性基板上にm本の行方向配線と、前記行方向配線と絶縁層を介して積層されたn本の列方向配線と、

少なくとも1対の素子電極と電子放出部とを含む薄膜とを有する表面伝導形電子放出素子とを有し、

前記表面伝導形電子放出素子の前記1対の素子電極のそれぞれと前記行方向配線と前記列方向配線とを結線して、行列状に複数の前記表面伝導形電子放出素子を配列し、かつ前記行及び列方向配線のそれぞれの少なくとも両端部に電圧印加用の端子を有することを特徴とする電子源。

【請求項2】 前記複数の表面伝導形電子放出素子は平面型の表面伝導形電子放出素子であることを特徴とする請求項1に記載の電子源。

【請求項3】 前記複数の表面伝導形電子放出素子は垂直型の表面伝導形電子放出素子であることを特徴とする請求項1に記載の電子源。

【請求項4】 前記表面伝導形電子放出素子の電子放出部を含む薄膜は導電性微粒子を含むことを特徴とする請求項1に記載の電子源。

【請求項5】 前記絶縁層が、前記m本の行方向配線と前記n本の列方向配線の交差部近傍に存在することを特徴とする請求項1に記載の電子源。

【請求項6】 前記複数の表面伝導形電子放出素子は前記絶縁性基板上に形成されていることを特徴とする請求項1に記載の電子源。

【請求項7】 前記表面伝導形電子放出素子は前記絶縁層上に形成されていることを特徴とする請求項1に記載の電子源。

【請求項8】 絶縁性基板上にm本の行方向配線と、前記行方向配線と絶縁層を介して積層されたn本の列方向配線と、少なくとも1対の素子電極と電子放出部とを含む薄膜とを有する表面伝導形電子放出素子とを有し、前記表面伝導形電子放出素子の前記1対の素子電極のそれぞれと前記行方向配線と前記列方向配線とを結線して、行列状に複数の前記表面伝導形電子放出素子を配列し、かつ前記行及び列方向配線のそれぞれの少なくとも両端部に電圧印加用の端子を有する電子源と、

前記端子に画像信号に応じた駆動信号を出力する駆動手段と、

前記駆動手段により駆動され、前記電子源より出力された電子線に基づいて可視画像を形成する画像形成手段と、を有することを特徴とする画像形成装置。

【請求項9】 前記電子源の表面伝導形電子放出素子は平面型の表面伝導形電子放出素子であることを特徴とする請求項8に記載の画像形成装置。

【請求項10】 前記電子源の表面伝導形電子放出素子は垂直型の表面伝導形電子放出素子であることを特徴とする請求項8に記載の画像形成装置。

2

【請求項11】 前記表面伝導形電子放出素子の電子放出部を含む薄膜が導電性微粒子を含むことを特徴とする請求項8に記載の画像形成装置。

【請求項12】 前記絶縁層が、前記m本の行方向配線と前記n本の列方向配線の交差部近傍に存在していることを特徴とする請求項8に記載の画像形成装置。

【請求項13】 前記表面伝導形電子放出素子は前記絶縁性基板上に形成されていることを特徴とする請求項8に記載の画像形成装置。

【請求項14】 前記表面伝導形電子放出素子は前記絶縁層上に形成されていることを特徴とする請求項8に記載の画像形成装置。

【請求項15】 m本の行方向配線及びn本の列方向配線のそれぞれの両側の電圧印加用端子から電圧を印加してフォーミングを行う電子源製造方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、電子源およびその応用である、例えば表示装置等の画像形成方法及び装置に係り、特に表面伝導型放出素子を多数個備える電子源と、その製造方法及び該電子源を用いた画像形成方法及び装置に関するものである。

【0002】

【従来の技術】 従来、電子放出素子として熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には、電界放出型（以下、FEと記す）、金属/絶縁層/金属型（以下、MIMと記す）や表面伝導型放出素子（以下、SCEと略す）等がある。FE型の例としては、W.P.Dyke & W.W.Dolan, "Field emission", Advance in Electron Physics, 8, 89, (1956) あるいはC.A.Spindt, "PHYSICAL Properties of thin-film field emission cathodes with molybdenum cones", J. Appl. Phys., 47, 5248, (1976) 等が知られている。MIM型の例としては、C.A.Mead, "The Tunnel-emission amplifier", J. Appl. Phys., 32, 649 (1961) 等が知られている。またSCE型の例としては、M.I.Elinson, Radio Eng. Electron Phys., 10, (1965) 等がある。

【0003】 SCE型は基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導形電子放出素子としては、前記エリソン等によるSnO<sub>2</sub>薄膜を用いたもの、Au薄膜によるもの[G.Dittmer: "Thin Solid Films", 9, 317 (1972)], In<sub>2</sub>O<sub>3</sub>/SnO<sub>2</sub>薄膜によるもの[M.Hartwell and C.G.Fonstad: "IEEE Trans. ED Conf.", 519, (1975)], カーボン薄膜によるもの[荒木久他: 真空, 第26巻, 第1号, 22ページ(1983)] 等が報告されている。

【0004】 これらの表面伝導形電子放出素子の典型的な素子構成として、前述のM.ハートウェルの素子構成を図19に示す。この図において、1は絶縁性基板であ



る。2は電子放出部形成用薄膜で、H型形状のパターンに、スパッタで形成された金属酸化物薄膜等からなり、後述のフォーミングと呼ばれる通電処理により電子放出部3が形成される。4は電子放出部を含む薄膜と呼ぶことにする。尚、図中のL1は、0.5~1mm、Wは0.1mmで設定されている。

【0005】従来、これらの表面伝導形電子放出素子においては、電子放出を行う前に電子放出部形成用薄膜2を予めフォーミングと呼ばれる通電処理によって電子放出部3を形成するのが一般的であった。即ち、フォーミングとは、前記電子放出部形成用薄膜2の両端に電圧を印加通電し、電子放出部形成用薄膜2を局部的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部3を形成することである。以下、フォーミングにより形成した電子放出部を含む電子放出部形成用薄膜2を電子放出部を含む薄膜4と呼ぶ。前記フォーミング処理をした表面伝導形電子放出素子は、上述の電子放出部を含む薄膜4に電圧を印加し、素子に表面に電流を流すことにより、上述電子放出部3より電子を放出せしめるものである。

【0006】上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積に亘って多数の素子を配列形成できる利点がある。そこで、この特徴を生かせるようないろいろな応用が研究されている。例えば、荷電ビーム源、表示装置等が挙げられる。多数の表面伝導型放出素子を配列形成した例としては、並列に表面伝導形電子放出素子を配列し、個々の素子の両端を配線にてそれぞれ結線した行を多数行配列した電子源があげられる（例えば、本出願人の特開昭64-031332）。一方、特に表示装置等の画像形成装置においては、近年、液晶を用いた平板型表示装置がCRTに代わって普及してきたが、自発光型でないため、バックライト等を設けなければならない、視野角が狭い等の問題があり、自発光型の表示装置の開発が望まれてきた。表面伝導型放出素子を多数配置した電子源と電子源より放出された電子によって可視光を発光せしめる蛍光体とを組み合わせた表示装置である画像形成装置は、大画面の装置でも比較的容易に製造でき、かつ表示品位の優れた自発光型表示装置である事が期待できる。

【0007】尚、従来、多数の表面伝導形電子放出素子より構成された電子源より電子放出し、蛍光体を発光させる素子の選択は、上述の多数の表面伝導型放出素子を並列に配置し結線した配線（行方向配線と呼ぶ）、行配線と直交する方向（列方向と呼ぶ）に、該電子源と蛍光体間の空間に設置された制御電極（グリッドと呼ぶ）と列方向配線への適当な駆動信号によるものである（例えば、本出願人の特開昭64-31332）。

【0008】しかし、当然のことながら、個々の表面伝導形電子放出素子とグリッドとの位置合わせ、あるいは均一なグリッドと表面伝導形電子放出素子間の距離を調

整することが必要であり、製造方法上の問題であった。これらの問題に鑑みて、更に、本出願人は、これらグリッドに伴う製造法上の問題を解決するため、グリッドを表面伝導形電子放出素子上に積層した新規な構成を提案してきた（例えば、本出願人の特開平3-20941）。

【0009】

【発明が解決しようとする課題】しかしながら、本出願人が提案してきた表面伝導形電子放出素子を複数設置した電子源及び該電子源と対向した位置に蛍光体を配置した該表示装置等の画像形成装置においても、多数素子を並列に配列した素子の配線（行方向配線）と直交する方向（列方向配線）にグリッドを設けることが、電子を放出する素子を選択するためには必須の構成であった。そのために簡易な構成で、かつ容易に電子を放出する素子を選択し、その選択された素子の電子放出量を制御するのが困難であった。また、該電子源と対向した位置に配置された蛍光体を、選択的に制御された明るさで発光せしめるにはグリッドが必須となる。そのために簡易な構成でかつ容易に、電子を放出する素子を選択し、その電子放出量を制御して、蛍光体の輝度を制御でき得る表示装置等の画像形成装置とはいえなかった。

【0010】一方、上述の平板型のCRTを初めとして、表面伝導型放出素子を応用した各種画像形成パネルにおいては当然のことながら、高品位かつ高精細な画像表示が望まれる。これを実現するに、発明者らは例えば、マトリクス状に配置された多数の表面伝導形電子放出素子を用いる画像表示装置を試みた。この表示装置においては、行及び列の数が数百〜数千にも達する、非常に多くの素子配列が必要となり、かつ各表面伝導形電子放出素子が均一に電子放出することが望まれる。

【0011】しかしながら、これらの素子を画像形成装置に応用し、m本の行方向（或はX方向と呼ぶ）配線とn本の列方向（或はY方向と呼ぶ）配線とによって、表面伝導形電子放出素子の対向する1対の素子電極をそれぞれ結線することで、行列状に多数個の表面伝導型放出素子を配列した電子源を構成する単純マトリクス構成を採った場合、行方向及び列方向の配線抵抗で生じる電圧降下のために、各素子電極毎に印加される電圧がばらついてしまうという現象が起きている（このm、nは、ともに正の整数）。その結果、各素子にかかる実効電圧にばらつきが生じ、そのため輝度分布にもばらつきが生じる等の問題が発生する場合がある。

【0012】図12及び図13は、この問題をより詳しく説明するための図で、図12は電子放出素子と配線抵抗を示す図である。また図13は、行方向の各放出素子電極に実効的に印加される電圧を示す図である。

【0013】図12はm×nの単純マトリクス回路を示し、行方向、列方向共に一方向から電圧を印加したものである。また、行配線、列配線は素子単位でそれぞれr

$x$ ,  $y$ の抵抗成分を有するものとする(画像形成装置では、電子線のターゲットとなる画素は、通常等ピッチで配列されている。従って、電子放出素子も行方向、列方向に等間隔で配置されており、配線の幅や膜厚が製造上ばらつかない限り、素子単位で、行方向、列方向でそれぞれ等しい抵抗値を持つ)。また、電子放出素子は、全てほぼ等しい抵抗値を有するものとする。

【0014】本図から明らかなように、図12のような回路の場合には、電圧印加端に近い素子ほど大きな電圧が印加され、電圧印加端から遠い素子ほど印加電圧が小さくなる。そのため、該画像表示装置等を駆動する場合には、駆動時に各素子に実効的に印加される印加電圧にばらつきを生じ、表示画像に上述した電圧のばらつきに起因する表示むら、輝度分布が生じてしまうという問題点があった。

【0015】本発明は上記従来例に鑑みてなされたもので、簡易な構成でかつ容易に、多数素子からなる電子源より任意の素子を選択して、放出電子量を制御できる電子源を提供することを目的とする。

【0016】また本発明は、配線抵抗による電圧降下に起因するばらつきを無くして、電子源よりの放出電子量をほぼ均一に保つことができる画像表示装置を提供することを目的とする。

【0017】更には、表面伝導形電子放出素子を複数設置した電子源及び該電子源と対向した位置に画像形成手段を配置した画像形成装置の製法上の問題点を解決し、安価で新規な構成の表面伝導形電子放出素子を複数設置した電子源及び該電子源を用いた画像形成装置を提供することを目的とする。

【0018】

【課題を解決するための手段】上記目的を達成するために本発明の電子源は以下のような構成を備える。即ち、絶縁性基板上に $m$ 本の行方向配線と、前記行方向配線と絶縁層を介して積層された $n$ 本の列方向配線と、少なくとも1対の素子電極と電子放出部とを含む薄膜とを有する表面伝導形電子放出素子とを有し、前記表面伝導形電子放出素子の前記1対の素子電極のそれぞれと前記行方向配線と前記列方向配線とを結線して、行列状に複数の前記表面伝導形電子放出素子を配列し、かつ前記行及び列方向配線のそれぞれの少なくとも両端部に電圧印加用の端子を有する。

【0019】上記目的を達成するために本発明の画像形成装置は以下のような構成を備える。即ち、絶縁性基板上に $m$ 本の行方向配線と、前記行方向配線と絶縁層を介して積層された $n$ 本の列方向配線と、少なくとも1対の素子電極と電子放出部とを含む薄膜とを有する表面伝導形電子放出素子とを有し、前記表面伝導形電子放出素子の前記1対の素子電極のそれぞれと前記行方向配線と前記列方向配線とを結線して、行列状に複数の前記表面伝導形電子放出素子を配列し、かつ前記行及び列方向配線

のそれぞれの少なくとも両端部に電圧印加用の端子を有する電子源と、前記端子に画像信号に応じた駆動信号を出力する駆動手段と、前記駆動手段により駆動され、前記電子源より出力された電子線に基づいて可視画像を形成する画像形成手段とを有する。

【0020】

【作用】以上の構成において、 $m$ 本の行方向配線と $n$ 本の列方向配線とによって、表面伝導形電子放出素子の対向する1対の素子電極をそれぞれ結線することで、行列状に、多数個の表面伝導形電子放出素子を配列した電子源を構成し、 $X$ 方向と $Y$ 方向に適当な駆動信号を与えることで、多数の表面伝導形電子放出素子を選択して電子放出量を制御し得ることを可能とする。

【0021】また、該電子源に対向するように設けた画像形成手段により該電子源より放出した電子線によって可視画像を形成することにより、例えば表示装置等の画像形成装置もまた、上述したグリッド電極の製造にともなう製造上の問題点が解決される。

【0022】【実施態様】本発明者らは、表面伝導型放出素子のなかでは、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性上、あるいは大面積にわたって多数個を製造する上で好ましいことを見いだしている。そこで、以下に述べる本発明の実施態様と実施例の項では、微粒子膜を用いて形成した表面伝導型放出素子をマルチ電子ビーム源として用いた画像表示装置を、本発明の画像形成装置の好ましい例として説明する。以下に特に、本出願人による本発明に関わる素子の基本的な構成と製造方法及びその特徴(例えば特開平2-56822, 4-28139等を参考にして)および本発明者等が、鋭意検討した結果見出した本発明の原理となる特性について概説する。

【0023】本発明に係わる表面伝導形電子放出素子の構成、及び製法の特徴は、次の様なものがあげられる。

【0024】(1)フォーミングと呼ばれる通電処理前の電子放出部形成用薄膜2は、微粒子分散体を分散して形成された微粒子からなる薄膜、あるいは、有機金属等を加熱焼成し形成された微粒子からなる薄膜等で、基本的には微粒子より構成される。

【0025】(2)フォーミングと呼ばれる通電処理後の電子放出部を含む薄膜4は、電子放出部3、電子放出部を含む薄膜4とも基本的には、微粒子より構成される。

【0026】本発明に係わる表面伝導形電子放出素子の基本的な構成は、平面型及び垂直型の2つの構成があげられる。

【0027】まず、平面型表面伝導形電子放出素子について説明する。

【0028】図1(a), (b)はそれぞれ本発明の一実施例の平面型表面伝導形電子放出素子の構成を示す平面図及び断面図である。図1を参照して、本実施例の表



面伝導形電子放出素子の基本的な構成を説明する。

【0029】図1において、1は絶縁性基板、5と6は素子電極、4は電子放出部を含む薄膜、3は電子放出部である。絶縁性基板1としては、石英ガラス、Na等の不純物含有量を減少したガラス、青板ガラス、青板ガラスにスパッタ法等により形成したSiO<sub>2</sub>を積層したガラス基板等及びアルミナ等のセラミックス等があげられる。対向する素子電極5、6の材料としては導電性を有するものであればどのようなものであっても構わないが、例えばNi, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd等の金属或は合金及びPd, Ag, Au, RuO<sub>2</sub>, Pd-Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、In<sub>2</sub>O<sub>3</sub>-SnO<sub>2</sub>等の透明導電体及びポリシリコン等の半導体材料等が挙げられる。素子電極間隔L1は、数百オングストロームから数百ミクロンであり、素子電極の製法の基本となるフォトリソグラフィ技術、即ち、露光機の性能とエッチング方法等、及び、素子電極間に印加する電圧と電子放出し得る電界強度等により設定されるが、好ましくは、数ミクロンより数十ミクロンである。素子電極の長さW1、素子電極5、6の膜厚dは、電極の抵抗値、前述したX、Y配線との結線、多数配置された電子源の配置上の問題より適宜設計され、通常は、素子電極長さW1は、数ミクロンより数百ミクロンであり、素子電極5、6の膜厚dは、好ましくは数百オングストロームより数ミクロンである。

【0030】絶縁性基板1上に設けられた対向する素子電極5と素子電極6間、及び素子電極5、6上に設置された電子放出部を含む薄膜4は、電子放出部3を含むが、図1(b)に示された場合だけでなく、素子電極5、6上には設置されない場合もある。即ち、絶縁性基板1上に、電子放出部形成用薄膜4、対向する素子電極5、6の電極間に積層構成した場合である。また、対向する素子電極5と素子電極6間全てが、製法によっては、電子放出部として機能する場合もある。この電子放出部3を含む薄膜4の膜厚は、数オングストロームより数千オングストローム好ましくは数十オングストロームより数百オングストロームであり、素子電極5、6へのステップカバレッジ、電子放出部3と素子電極5、6間の抵抗値及び電子放出部3の導電性微粒子の粒径、後述する通電処理条件等によって、適宜設定される。その抵抗値は、10の3乗より10の7乗オーム/□のシート抵抗値を示す。

【0031】電子放出部3を含む薄膜4を構成する材料の具体例を挙げるならば、Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb等の金属、PdO, SnO<sub>2</sub>, In<sub>2</sub>O<sub>3</sub>, PbO, Sb<sub>2</sub>O<sub>3</sub>等の酸化物、HfB<sub>2</sub>, ZrB<sub>2</sub>, LaB<sub>6</sub>, CeB<sub>6</sub>, YB<sub>4</sub>, Gd<sub>2</sub>B<sub>4</sub>等の硼化物、TiC, ZrC, HfC, TaC, SiC, WC等の炭化物、TiN, Z

rN, HfN等の窒化物、Si, Ge等の半導体、カーボン、AgMg, NiCu, Pb, Sn等であり、微粒子膜からなる。尚、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、或は重なり合った状態（島状も含む）の膜を指す。

【0032】電子放出部3は、数オングストロームより数千オングストローム、好ましくは数オングストロームより200オングストロームの粒径の導電性微粒子多数個からなり、電子放出部を含む薄膜4の薄膜及び後述する通電処理条件等の製法等に依存しており、適宜設定される。

【0033】電子放出部3を構成する材料は、電子放出部を含む薄膜4を構成する材料の元素の一部あるいは全てと同様の物である。電子放出部5を有する電子放出素子の製造方法としては様々な方法が考えられるが、その一例を図2に示す。

【0034】「製法」以下、順を追って製造方法の説明を図1及び図2に基づいて説明する。

【0035】(1)絶縁性基板1を洗剤、純水および有機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等により素子電極材料を堆積後、フォトリソグラフィ技術により、該絶縁性基板1の面上に素子電極5、6を形成する(図2(a))。

【0036】(2)絶縁性基板1上に設けられた素子電極5と6との間に、素子電極5と6を形成した絶縁性基板1上に有機金属溶液を塗布して放置することにより、有機金属薄膜を形成する。なお、有機金属溶液とは、前記Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターンニングし、電子放出部形成用薄膜2を形成する(図2(b))。

【0037】尚、ここでは、有機金属溶液の塗布法により説明したが、これに限る物でなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピナー法等によって形成される場合もある。

【0038】「フォーミング」

(3)続いて、フォーミングと呼ばれる通電処理を素子電極5、6間に電圧を不図示の電源によりパルス状あるいは、高速の昇電圧による通電処理が行われると、電子放出部形成用薄膜2の部位に構造の変化した電子放出部3が形成される(図2(c))。この通電処理により電子放出部形成用薄膜2を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位を電子放出部3と呼ぶ。先に説明したように、電子放出部3は導電性微粒子で構成されていることを本出願人らは観察している。

【0039】フォーミング処理の電圧波形を図3に示

す。

【0040】図3中、T1及びT2は電圧波形のパルス幅とパルス間隔であり、T1を1マイクロ秒～10ミリ秒、T2を10マイクロ秒～100ミリ秒とし、三角波の波高値（フォーミング時のピーク電圧）は4V～10V程度とし、フォーミング処理は真空雰囲気下で数十秒程度で適宜設定した。

【0041】以上説明した電子放出部を形成する際に、素子の電極間に三角パルス印加してフォーミング処理を行っているが、素子の電極間に印加する波形は三角波に限定することなく、矩形波など所望の波形を用いても良く、その波高値及びパルス幅、パルス間隔等についても上述の値に限ることなく、電子放出部が良好に形成されれば、所望の値を選択することができる。

【0042】また、本発明の主たる特徴である、行、列それぞれ1本の結線に対して2つの電圧印加手段を設けることにより、フォーミング処理時にも配線電極の抵抗に起因する電圧降下を低減することが可能となるため、良好で且つ均一なフォーミング処理が可能となる。フォーミング時のブロック図を図4に示す。図4において、フォーミング電源180、181から同一のフォーミング波形を入力し、フォーミング電源182、183はアース電位として上述のフォーミング処理を行うことで走査側、変調側ともに電極の両端からフォーミング電圧を印加可能となり、良好なフォーミング処理を可能とするものである。

【0043】上述のような素子構成と製造方法によって作成された本実施例に係わる電子放出素子の基本特性について図5と図6を用いて説明する。

【0044】「評価」図5は、図1で示した構成を有する素子の電子放出特性を測定するための測定装置の概略構成図である。

【0045】図5において、1は絶縁性基板、5及び6は素子電極、4は電子放出部を含む薄膜、3は電子放出部を示す。また、31は素子に素子電圧Vfを印加するための電源、30は素子電極5、6間の素子放出部を含む薄膜4を流れる素子電流Ifを測定するための電流計、34は素子の電子放出部より放出される放出電流Ieを捕捉するためのアノード電極、33はアノード電極34に電圧を印加するための高圧電源、32は素子の電子放出部3より放出される放出電流Ieを測定するための電流計である。

【0046】電子放出素子の上記素子電流If、放出電流Ieの測定にあたっては、素子電極5、6に電源31と電流計30とを接続し、該電子放出素子の上方に電源33と電流計32とを接続したアノード電極34を配置している。また、本電子放出素子及びアノード電極34は真空装置内に配置され、その真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定・評価を行える

ようになっている。なお、アノード電極の電圧は1kV～10kV、アノード電極34と電子放出素子との距離Hは3～8mmの範囲で測定した。

【0047】更に、本発明者等は、上述の本発明に係わる表面伝導電子放出素子の特性を鋭意検討した結果、本発明の原理となる特性上の特徴を見いだした。図5に示した測定装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の典型的な例を図6に示す。なお、図6は著しくIf、Ieの大きさが異なるため任意単位で示されており（放出電流Ieは素子電流Ifのおおよそ2000分の1程度である）、図6からも明らかのように、本電子放出素子は放出電流Ieに対する三つの特性を有する。

【0048】まず第一に、本素子はある電圧（閾値電圧と呼ぶ）、図6中のVth）以上の素子電圧を印加すると急激に放出電流Ieが増加し、一方、閾値電圧Vth以下では放出電流Ieがほとんど検出されない。即ち、放出電流Ieに対する明確な閾値電圧Vth以下では放出電流Ieがほとんど検出されない。即ち、放出電流Ieに対する明確な閾値電圧Vthを持った非線形素子である。

【0049】第二に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieは素子電圧Vfで制御できる。

【0050】第三に、アノード電極34に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。即ち、アノード電極34に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。以上のような特性を有するため、本発明にかかわる電子放出素子は、多方面への応用が期待できる。

【0051】また、素子電流Ifは素子電圧Vfに対して単調増加する（MI特性と呼ぶ）特性の例を図6に示したが、この他にも、素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗（VCNR特性と呼ぶ）特性を示す場合もある。なおこの場合も、本電子放出素子は上述した3つの特性を有する。

【0052】なお、上述の基本的な製造方法に限ることなく、前記本発明の基本的な素子構成の基本的な製造方法のうち一部を変更してもよい。

【0053】次に本実施例に係わる別な構成の表面伝導形電子放出素子である垂直型表面伝導形電子放出素子について説明する。図7は本実施例にかかわる基本的な垂直型表面伝導形電子放出素子の構成を示す図面である。

【0054】図7において、1は絶縁性基板、5と6は素子電極、4は電子放出部を含む薄膜、3は電子放出部、67は段差形成部である。尚、電子放出部3は段差形成部67の厚み、製法及び電子放出部を含む薄膜4の厚み、製法等によって、位置が変わらないことが好ましい。絶縁性基板1、素子電極5と6、電子放出部を含む薄膜4、電子放出部3は、前述した平面型表面伝導形電子放出素子と同様の材料で構成されたものであり、垂直型表面伝導形電子放出素子を特徴付ける段差形成部6



7、電子放出部3を含む薄膜4について以下に詳述する。段差形成部67は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO<sub>2</sub>等の絶縁性材料で構成され、段差形成部67の厚さが、先に述べた平面型表面伝導形電子放出素子の素子電極間隔L1に対応し、数百オングストロームより数十ミクロンであり、段差形成部67の製法、及び、素子電極5、6間に印加する電圧と電子放出し得る電界強度により設定されるが、好ましくは1000オングストロームより10ミクロンである。

【0055】電子放出部を含む薄膜4は、素子電極5、6と段差形成部67作成後に形成するため、素子電極5、6の上に積層され、場合によっては、素子電極5、6との電気的接続を担う重なりの一部を除いた所望の形状にされる。また、電子放出部を含む薄膜4の膜厚は、その製法に依存して、段差部での膜厚と素子電極5、6の上に積層された部分の膜厚では異なる場合が多く、一般に段差部分の膜厚が薄い。その結果、前述した平面型表面伝導形電子放出素子と比べて、容易に通電処理され、電子放出部3が形成されたりする場合が多い。

【0056】尚、以上表面伝導形電子放出素子の基本的な構成、製法について述べたが、本発明の思想によれば、表面伝導形電子放出素子の特性で3つの特徴を有すれば、上述の構成等に限定されず、後述の電子源、表示装置等の画像形成装置に於ても適用できる。

【0057】次に、本実施例の主眼である電子源及び画像形成装置について述べる。

【0058】前述した本実施例に係る表面伝導形電子放出素子の基本的特性の3つの特徴によれば、表面伝導形電子放出素子からの放出電子は、閾値電圧以上では、放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に上記パルス状電圧を適宜印加すれば、任意の表面伝導形電子放出素子を選択し、その電子放出量が制御出来ることとなる。以下この原理に基づき構成した電子源基板の構成について、図8を用いて説明する。

【0059】図8において、71は絶縁性基板、72はX方向配線、73はY方向配線、74は表面伝導形電子放出素子である。尚、表面伝導形電子放出素子74は、前述した平面型あるいは垂直型のどちらであってもよい。同図において、絶縁性基板71は、前述したガラス基板等であり、その大きさ及びその厚みは、絶縁性基板71に設置される表面伝導型素子の個数及び個々の素子の設計上の形状、及び電子源の使用時、容器の一部を構成する場合には、その容器を真空中に保持するための条件等に依存して適宜設定される。m本のX方向配線72は、Dx1、Dx2、…、Dxmからなり、絶縁性基板71上に、真空蒸着法、印刷法、スパッタ法等で形成された、所望のパターンの導電性金属等を含み、多数の表面伝導型素子に電圧が供給される様に、材料、膜厚、配線幅が設定される。またY方向配線73は、Dy1、Dy2、…、D

ymのn本の配線よりなり、X方向配線72と同様に、真空蒸着法、印刷法、スパッタ法等で形成された、所望のパターンの導電性金属等からなり、多数の表面伝導型素子に電圧が供給される様に、その材料、膜厚、配線幅等が設定される。これらm本のX方向配線72とn本のY方向配線73間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成する(m、nは共に正の整数)。不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO<sub>2</sub>等であり、X方向配線72を形成した絶縁性基板71の全面或は一部に所望の形状で形成されている。特に、X方向配線72とY方向配線73の交差部の外側から印加される電位差に耐え得る様に、膜厚、材料、製法が適宜設定され、X方向配線72とY方向配線73の交差部のみに設置される場合もある。

【0060】次に、本実施例の特徴である、電圧降下に起因する輝度分布の補正手段について詳述する。すでに述べたようにX、Y両方向電極の交わる箇所に前述の表面伝導形電子放出素子をしてX、Y両電極に印加する電圧のみによって素子のON-OFFを行う場合、一般には図9に示すようにX方向電極、Y方向電極各々の一方に駆動用の電圧を印加すれば、素子駆動が可能である。同図では動作説明のために便宜上、 $m \times n = 8 \times 8$ の場合を示す。具体的には、同図において、120で示す素子を動作させるためには、Dx1とDy1にそれぞれ素子駆動に適した電圧を印加することで、実効的には素子120にDx1とDy1の差電圧が印加されて素子が駆動される。他の素子を駆動する場合にも同様に、X方向及びY方向それぞれ1つの電極を選択して電圧印加を行うことにより、素子駆動が可能になるとともに、複数の素子を並列駆動する場合にもそれぞれに対応する電極に電圧印加することでライン状、面状の素子駆動もまた可能である。例えばDx1の電極に接続された素子列全てを動作させる場合には、Dx1とDy1~Dy8の各電極に適当な電圧を印加することでライン駆動が可能である。

【0061】しかるに、既に述べたように、X方向、Y方向の両電極にそれぞれ片側から電圧を印加した場合、図13に示したように駆動すると、電源から遠くなるに従って、素子に実効的に印加される電圧は低下する。従って、駆動電源から遠い素子は電子放出量が減少し、画像表示装置等に応用した場合には、電源から遠くなるに従って、輝度の低下を生じることになる。これは素子の駆動に伴う電流が配線を流れることで、配線自体が持っている配線抵抗によって電圧降下が起こることに起因している。従って、同時に駆動される素子が多くなるに従ってこの問題は顕著になり、より大型の電子源及び画像形成装置や高密度に配置された電子源及び画像形成装置の実現にとって大きな問題である。

【0062】そこで本実施例においては、上記マトリクス状に素子配置する場合にX方向、Y方向の両電極に駆

動電圧を印加する場合、各々の電極の両端からそれぞれ同一の駆動電圧を印加することで電圧降下に伴う分布を補正するものである。

【0063】具体的には、図14に示すように、X方向配線電極をDx1, Dx2, …Dx8とD'x1, D'x2, …D'x8の2方向に取り出し電極を設け、Y方向についても同様に、Dy側、D'y側の2方向に取り出し電極を設ける。さらに素子駆動時には、Dx1とD'x1には同一の電圧を、Dy1とD'y1に同一の電圧をそれぞれ印加することで分布を補正する。即ち、本実施例においては、X方向、Y方向の両配線電極をそれぞれ両側から駆動することにより、配線抵抗に起因する電圧降下を1/2に低減できるものである。

【0064】尚、本実施例で用いられるX方向配線電極とY方向配線電極及び対向する素子電極を形成する導電性金属は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよく、Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd等の金属或は合金及びPd, Ag, Au, RuO<sub>2</sub>, Pd-Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、In<sub>2</sub>O<sub>3</sub>-SnO<sub>2</sub>等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。また表面伝導形電子放出素子は、絶縁性基板71あるいは、不図示の層間絶縁層上どちらに形成してもよい。また、前記X方向配線72には、X方向に配列する表面伝導型放出素子74の行を任意に走査するための走査信号を印加するための不図示の走査信号発生手段と電気的に接続されている。

【0065】一方、Y方向配線73には、Y方向に配列する表面伝導型放出素子74の列の各列を任意に変調するための変調信号を印加するための不図示の変調信号発生手段と電気的に接続されている。更に、表面伝導形電子放出素子の各素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給されるものである。

【0066】次に、以上のようにして作製した電子源を用いた画像表示等に用いる画像形成装置について図10と図11を用いて説明する。図10は画像形成装置の基本構成図である。

【0067】同図において、81は上述のようにして電子放出素子を作製した電子源、82は電子源81を固定したリアプレート、86はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレート、87は支持枠であり、リアプレート82及びフェースプレート86をフリットガラス等で封着して、外囲器88を構成する。外囲器88は上述の如く、フェースプレート86、支持枠87、リアプレート82で構成したが、リアプレート82は主に基板81の強度を補強する目的で設けられるため、基板81自体で十分な強度を持つ場合は別体のリアプレート82は不要であり、基板

81に直接支持枠87を封着し、フェースプレート86、支持枠87、基板81にて外囲器88を構成しても良い。

【0068】蛍光膜84は、モノクロームの場合は単色の蛍光体のみから成るが、カラーの蛍光膜の場合は、図11(a), (b)に示すように、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材91と蛍光体92とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体82間の塗り分け部を黒くすることで、混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することである。ブラックストライプの材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば、これに限るものではない。

【0069】また、ガラス基板83に蛍光体を塗布する方法はモノクローム、カラーによらず、沈殿法や印刷法が用いられる。

【0070】また、蛍光膜84の内面側には通常メタルバック85が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート86側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、外囲器内で発生した負イオンの衝突によるダメージからの蛍光体の保護等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後A1を真空蒸着等で堆積することで作製できる。フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外側面に透明電極（不図示）が設けてもよい。前述の封着を行う際、カラーの場合は各蛍光体と電子放出素子とを対応させなくてはならないため、十分な位置合わせを行なう必要がある。外囲器88は、不図示の排気管を通じ、10のマイナス6乗ルート程度の真空度に真空排気された後、外囲器88の封止を行われる。尚、容器外端子Dx1ないしDxmとDy1ないしDymを通じ素子電極5, 6間に電圧を印加し、上述のフォーミング処理を行い、電子放出部3を形成して電子放出素子を作製した。また、外囲器88の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器88の封止を行う直前あるいは封止後に、抵抗加熱或は高周波加熱等の加熱法により、外囲器88内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば1×10マイナス5乗ないしは1×10マイナス7乗[Torr]の真空度を維持するものである。

【0071】以上のように完成した本実施例の画像表示



装置において、各電子放出素子には、容器外端子Dx1ないしDxn, DylないしDymを通じ、電圧を印加することにより電子放出させ、高圧端子HVを通じ、メタルバック85、あるいは透明電極（不図示）に数kV以上の高圧を印加し、電子ビームを加速し、蛍光膜84に衝突させ、励起・発光させることで画像を表示するものである。

【0072】以上述べた構成は、表示等に用いられる好適な画像形成装置を作製する上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述内容に限られるものではなく、画像装置の用途に適するよう適宜選択する。

【0073】また、本発明の思想によれば、表示に用いられる好適な画像形成装置に限るものでなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用できる。

【0074】以下に、本発明の実施例を示す。

【0075】【実施例1】図15に本実施例で作製した電子源の概略的部分平面図を示す。同図において、141は絶縁性基板、142は図10のDxnに対応するX方向配線（下配線とも呼ぶ）、143は図10のDymに対応するY方向配線（上配線とも呼ぶ）、144は電子放出部を含む薄膜、145、146は素子電極である。

【0076】次に、本実施例の電子源の製造方法を図16を参照して、工程順に従って具体的に説明する。

【0077】工程-a（図15（a））

清浄化した青板ガラス上に厚さ0.5ミクロンのシリコン酸化膜をスパッタ法で形成した基板141上に、真空蒸着により厚さ50オングストロームのCr、厚さ6000オングストロームのAuを順次積層した後、ホトレジスト（AZ1370 ヘキスト社製）をスピナーにより回転塗布、ベークした後、ホトマスク像を露光、現像して、下配線142のレジストパターンを形成し、Au/Cr堆積膜をウェットエッチングして、所望の形状の下配線142を形成する。

【0078】工程-b（図15（b））

次に、厚さ1ミクロンのシリコン酸化膜からなる層間絶縁層147をRFスパッタ法により堆積する。

【0079】工程-c（図15（c））

工程bで堆積したシリコン酸化膜（層間絶縁層147）にコンタクトホール148を形成するためのホトレジストパターンを作り、これをマスクとして層間絶縁層147をエッチングしてコンタクトホール148を形成する。このエッチングは、CF4とH2ガスを用いたRIE（Reactive Ion Etching）法によった。

【0080】工程-d（図15（d））

その後、素子電極145、146と素子電極間ギャップGとなるべきパターンをホトレジスト（RD-2000 N-41 日立化成社製）で形成し、真空蒸着法により、厚さ50オングストロームのTi、厚さ1000オングストロームのNiを順次堆積した。そして、このホトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフした。ここで素子電極間隔Gを3ミクロンとし、素子電極の幅W1（図1参照）を300ミクロンを有する素子電極145、146を形成した。

10 【0081】工程-e（図15（e））

次に素子電極145、146の上に、上配線143用のホトレジストパターンを形成した後、厚さ50オングストロームのAuを順次真空蒸着により堆積し、リフトオフにより不要の部分を除去して、所望の形状の上配線143を形成した。

【0082】工程-f（図15（f））

次に、素子電極145、146間に電子放出部を形成するために、膜厚1000オングストロームのCr膜149を真空蒸着により堆積・パターニングし、そのうえに有機Pd（ccp4230奥野製薬（株）社製）をスピナーにより回転塗布し、300℃で10分間の加熱焼成処理をした。また、こうして形成された主元素としてPdよりなる微粒子からなる電子放出部形成用薄膜144の膜厚は100オングストローム、シート抵抗値は5×10の4乗Ω/□であった。なお、ここで述べる微粒子膜とは、上述したように、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは、重なり合った状態（島状も含む）の膜をさし、その粒径とは、前記状態で粒子形状が認識可能な微粒子についての径をいう。

【0083】工程-g（図15（g））

Cr膜149および焼成後の電子放出部形成用薄膜144を酸エッチャントによりエッチングして所望のパターンを形成した。

【0084】工程-h（図15（h））

コンタクトホール148部分以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ50オングストロームのTi、厚さ5000オングストロームのAuを順次堆積した。そしてリフトオフにより不要の部分を除去することにより、コンタクトホール148を埋め込んだ。

【0085】以上の工程により、絶縁性基板141上に下配線142、層間絶縁層147、上配線143、素子電極145、146、電子放出部形成用薄膜144等を形成した。

【0086】次に、以上のようにして作製した電子源を用いて表示装置を構成した例を、図17及び図11を用いて説明する。

50 【0087】上述の工程にて、複数の平面型表面伝導型



放出素子を作製した基板161をリアプレート162上に固定した後、基板161の5mm上方に、フェースプレート86（ガラス基板83の内面に蛍光膜84とメタルバック85が形成されて構成される）を支持枠82を介して配置し、フェースプレート86、支持枠82、リアプレート162の接合部にフリットガラスを塗布し、大気中あるいは窒素雰囲気中で400℃ないし500℃で10分以上焼成することで封着した。またリアプレート162への基板161の固定もフリットガラスで行った。また、同図において、164は電子放出素子、72、73は各々X方向及びY方向の取り出し配線である。

【0088】蛍光膜84は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状を採用し、先にブラックストライプを形成し、その間隙部に各蛍光体を塗布し、蛍光膜84を作製した。ブラックストライプの材料として通常良く用いられている黒鉛を主成分とする材料を用いたガラス基板83に蛍光体を塗布する方法はスラリー法を用いた。また、蛍光膜84の内面側には通常メタルバック85が設けられる。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後、Al（アルミニウム）を真空蒸着することで作製した。フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外側面に透明電極（不図示）が設けられる場合もあるが、本実施例では、メタルバックのみで十分な導電性が得られたので省略した。前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはならないため、十分な位置合わせを行った。

【0089】以上のようにして完成したガラス容器内の雰囲気気を排気管（図示せず）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1ないしDxmとDy1ないしDymを通して電子放出素子電極間に電圧を印加し、電子放出部164を電子放出部形成用薄膜144を通電処理（フォーミング処理）することにより作製した。

【0090】次に、10マイナス6乗トール程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し、外周部の封止を行った。

【0091】最後に封止後の真空度を維持するために、ゲッター処理を行った。これは封止を行う直前に、高周波加熱等の加熱法により、画像形成装置内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成処理した。ゲッターはBa等を主成分とした。

【0092】以上のように完成した本実施例の画像表示装置において、各電子放出素子には、容器外端子Dx1ないしDxmの両端、Dy1ないしDymの両端から、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子放出させ、高圧端子Hvを通じ、メ

タルバック85に数kV以上の高電圧を印加し、電子ビームを加速して蛍光膜84に衝突させ、励起、発光させることで画像を表示した。その結果、輝度分布の少ない良好な画像表示が可能となった。

【0093】また、比較のために本実施例で作製した画像表示装置の駆動方法を容器外端子Dx1ないしDxm、Dy1ないしDymそれぞれの一端から走査信号及び変調信号を印加して画像表示を行ったところ、信号源に近い領域の輝度が高く、信号源から遠ざかるに従って輝度が低くなる傾向が見られ、良好な表示画像は得られなかった。

【0094】【実施例2】本実施例は、複数の垂直型表面伝導形電子放出素子を基板上に形成し、X方向配線とY方向線との層間絶縁層が、垂直型表面伝導電子放出素子の段差形成部を兼ねており、素子電極とX方向配線及びY方向配線との結線が構成元素あるいはその全てが同一の場合である。電子源の一部の平面図は、図15と概略同様であるため省略する。また、本実施例で用いた素子の概略的斜視図は図7に示したものと同等である。

【0095】次に製造方法を図18を参照して工程順に従って具体的に説明する。

【0096】工程-a（図18（a））

清浄化した青板ガラスからなる基板1上に、真空蒸着により厚さ5000オングストロームのPdを積層した後、ホトレジスト（AZ1370 ヘキスト社製）をスピナーにより回転塗布、ベークした後、ホトムスク像を露光、現像して、素子電極5及びY方向配線（不図示）のレジストパターンを形成し、Pd膜をエッチングして、所望の形状の素子電極5とY方向配線とを同時に形成する。

【0097】工程-b（図18（b））

次に厚さ1.5ミクロンのシリコン酸化膜からなる、X方向配線（不図示）とY方向配線との層間絶縁層であり、かつ、垂直型表面伝導電子放出素子の段差形成部8戸を兼ねる層間絶縁層67をRFスパッタ法により堆積する。

【0098】工程-c（図18（c））

工程bで堆積したシリコン酸化膜上に、所望の形状の段差形成部8及び層間絶縁層67を形成するためのホトレジストパターンを作り、これをマスクとして層間絶縁層67をエッチングして、所望の形状の段差形成部8及び層間絶縁層67を形成する。このエッチングはCF4とH2ガスを用いたRIE（Reactive Ion Etching）法によった。

【0099】工程-d（図18（d））

その後、素子電極6となるべきパターンをホトレジスト（RD-2000N-41 日立化成社製）形成し、真空蒸着法により、厚さ1000オングストロームのPdを堆積した。ホトレジストパターンを有機溶剤で溶解し、Pd堆積膜をリフトオフし、段差形成部8の厚さに

対応する素子電極間隔L1は1.5ミクロンとなり、素

子電極5に対向する素子電極6の電極幅W1を500ミクロンとして形成した。

【0100】工程-e (図18 (e))

実施例1と同様にして、素子間電極5、6およびこの近傍に開口を有するような、電子放出部形成用薄膜2の形状で、膜厚1000オングストロームのCr膜を真空蒸着により堆積、パターンニングし、その上に有機Pd (ccp4230奥野製薬(株)社製)をスピナーにより回転塗布し、300℃で10分間の加熱焼成処理をした。また、こうして形成された主元素として、Pdよりなる微粒子からなる電子放出部形成用薄膜4の膜厚は150オングストローム、シート抵抗値は $7 \times 10^4 \Omega/\square$ であった。

【0101】その後、Cr膜および焼成後の電子放出部形成薄膜2を酸エッチャントによりウエットエッチングして所望のパターンを形成した。

【0102】工程-f (図18 (f))

素子電極6の上に厚さ約10ミクロンのAg-Pd導体を印刷し、所望の形状のX方向配線(不図示)を形成した。

【0103】つぎに、以上のようにして作製した電子源を用いて、前述の実施例1と同様にして、画像表示装置を構成した。

【0104】以上のように完成した本実施例の画像表示装置において、実施例1と同様に、各電子放出素子には、容器外端子Dx1ないしDxm及びDy1ないしDymの両端から、走査信号及び変調信号を不図示の信号発生手段によりそれぞれ印加することにより電子放出させ、画像表示を行ったところ、良好な画像の表示が可能であった。

【0105】図20は、前述した構成の表示(ディスプレイ)パネルに、例えばテレビジョン放送を初めとする種々の画像情報源より提供される画像情報を表示できるように構成した表示装置の一例を示すための図である。図中、1100は前述した、例えば図14や図17等の表示パネル、1001~1004は表示パネルの駆動回路、1102はディスプレイコントローラ、1103はマルチプレクサ、1104はデコーダ、1105は入出力インターフェース回路、1106はCPU、1107は画像生成回路、1108および1109および1110は画像メモリインターフェース回路、1111は画像入力インターフェース回路、1112および1113はTV信号受信回路、1114は入力部である。尚、本図においては、テレビジョンをはじめとする各入力信号の音声成分に関する処理回路やスピーカなどは省略している。

【0106】以下、画像信号の流れに沿って各部の機能を説明してゆく。

【0107】まず、TV信号受信回路1113は、例えば電波や空間光通信などのような無線伝送系を用いて伝

送されるTV画像信号を受信するための回路である。受信するTV信号の方式は特に限られるものではなく、例えば、NTSC方式、PAL方式、SECAM方式などの諸方式でもよい。また、これよりさらに多数の走査線よりなるTV信号(例えば、MUSE方式をはじめとするいわゆる高品位TV)は、大面積化や大画素数化に適した前記表示パネル1100の利点を生かすのに好適な信号源である。TV信号受信回路1113で受信されたTV信号は、デコーダ1114に出力される。

【0108】また、TV信号受信回路1112は、例えば同軸ケーブルや光ファイバなどのような有線伝送系を用いて伝送されるTV画像信号を受信するための回路である。前記TV信号受信回路1113と同様に、受信するTV信号の方式は特に限られるものではなく、また本回路で受信されたTV信号もデコーダ1104に出力される。画像入力インターフェース回路1111は、例えばTVカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ1104に出力される。

画像メモリインターフェース回路1110は、ビデオテープレコーダ(以下VTRと略す)に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ1104に出力される。画像メモリインターフェース回路1109は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ1104に出力される。

【0109】画像メモリインターフェース回路1108は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ1104に出力される。入出力インターフェース回路1105は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路で、画像データや文字・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるCPU1106と外部との間で制御信号や数値データの入出力などを行うことも可能である。画像生成回路1107は、前記入出力インターフェース回路1105を介して外部から入力される画像データや文字・図形情報や、あるいはCPU1106より出力される画像データや文字・図形情報に基づき、表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリや、画像処理を行うためのプロセッサなどをはじめとする、画像の生成に必要な回路が組み込まれている。

【0110】本回路により生成された表示用画像データは、デコーダ1104に出力されるが、場合によっては前記入出力インターフェース回路1105を介して外部



のコンピュータネットワークやプリンタに出力することも可能である。CPU1106は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。例えば、マルチプレクサ1103に制御信号を出力し、表示パネル1100に表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ1102に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や、一画面の走査線の数など表示装置の動作を適宜制御する。

【0111】また、前記画像生成回路1107に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路1105を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。なお、CPU1106は、むしろこれ以外の目的の作業にも関わるものであって良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。あるいは、前述したように入出力インターフェース回路1105を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協働して行っても良い。

【0112】また、入力部1114は、前記CPU1106に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック、バーコードリーダ、音声認識装置など多様な入力機器を用いることができる。デコーダ1104は、前記1107ないし1113のそれぞれより入力される種々の画像信号を3原色信号、または輝度信号とI信号、Q信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ1104は内部に画像メモリを備えるのが望ましい。これは、例えばMUSE方式方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止面の表示が容易になる、あるいは前記画像生成回路1107およびCPU1106と協働して画像の間引き、補間、拡大、合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれる。

【0113】マルチプレクサ1103は、前記CPU1106より入力される制御信号に基づいて表示画像を適宜選択するものである。即ち、マルチプレクサ1103はデコーダ1104から入力される逆変換された画像信号のうちから所望の画像信号を選択し、行方向及び列方向のデータに変換して駆動回路1001～1004に出力する。その場合、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。ディスプレイパネル

コントローラ1102は、前記CPU1106より入力される制御信号にもとづき駆動回路1001～1004の動作を制御するための回路である。まず、ディスプレイパネルの基本的な動作に関わるものとして、例えばディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路に対して出力する。

【0114】このディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路に対して出力する。また場合によっては、表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路に対して出力する場合もある。駆動回路1001～1004は、ディスプレイパネル1100に印加する駆動信号を発生するための回路であり、前記マルチプレクサ1103から入力される画像信号と、前記ディスプレイパネルコントローラ1102より入力される制御信号に基づいて、行方向及び列方向のそれぞれにおいて、ディスプレイパネル1100の列及び行方向配線の両側より駆動信号を入力して画像の表示を行なっている。

【0115】以上、各部の機能を説明したが、図20に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報を表示パネル1100に表示することが可能である。即ち、テレビジョン放送をはじめとする各種の画像信号はデコーダ1104において逆変換された後、マルチプレクサ1103において適宜選択され、駆動回路1001～1004に入力される。一方、ディスプレイコントローラ1102は、表示する画像信号に応じて駆動回路1001～1004の動作を制御するための制御信号を発生する。駆動回路1001、1002は上記画像信号と制御信号に基づいて表示パネル1100の列方向の駆動信号を印加し、また駆動回路1003、1004は行方向の駆動信号を印加する。これにより、表示パネル1100において画像が表示される。これらの一連の動作は、CPU1106により統括的に制御される。

【0116】また、本表示装置においては、前記デコーダ1104に内蔵する画像メモリや、画像生成回路1107およびCPU1106が関与することにより、単に複数の画像情報の中から全多角したものを表示するだけでなく、表示する画像情報に対して、例えば拡大、縮小、回転、移動、エッジ強調、間引き、補間、色変換、画像の縦横比変換などをはじめとする画像処理や、合成、消去、接続、入れ換え、はめ込みなどをはじめとする画像編集を行うことも可能である。また、本実施例の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行なうための専用回路を設けても良い。

【0117】従って、本表示装置は、テレビジョン放送



の表示機器、テレビ会議の端末機器、画像の編集機器、コンピュータの端末機器、ワードプロセッサをはじめとする事務用端末機器、ゲーム機などの機能を一台で兼ね備えることが可能で、産業用あるいは民生用として極めて応用範囲が広い。しかも、ディスプレイパネルの薄形化が容易なため、装置の奥行きを小さくすることができる。それに加えて、大画面化が容易で輝度が高く視野角特性にも優れるため、臨場感あふれる画像を視認性良く表示することが可能である。

【0118】以上説明したように、本実施例の電子源は、 $m$ 本の行方向（或は $X$ 方向と呼ぶ）配線と $n$ 本の列方向（或は $Y$ 方向と呼ぶ）の配線とによって、表面伝導形電子放出素子の対向する1対の素子電極をそれぞれ結線することで、行列状に、多数個の表面伝導形電子放出素子を配列した電子源を構成し、 $X$ 方向と $Y$ 方向の配線の両側より適当な駆動信号を与えることで、多数の表面伝導形電子放出素子を選択し、電子放出量を制御し得ることを可能としたものである。

【0119】これにより、グリッド電極の配置にともなう先に述べた製造上の問題点を解決すると共に、配線抵抗によって生じる電圧降下の影響を極力抑えた簡易かつ新規な構成の電子源が提供される。

【0120】また、これら複数の電子源に対向するように設けた蛍光体により、該電子源より放出した電子線によって可視画像を形成することにより、例えば表示装置等の画像形成装置をも提供できる。これにより、上述したグリッド電極の製造にともなう製造上の問題点が解決されると共に、配線抵抗によって生じる電圧降下の影響を極力抑えた、表示品位の高い、簡易かつ新規な構成の画像形成装置を提供できる。

【0121】また、表面伝導形電子放出素子の対向する1対の素子電極、 $m$ 本の行方向配線と $n$ 本の列方向配線とをそれぞれ結線する結線、 $m$ 本の行方向配線と $n$ 本の列方向配線の少なくとも一部が構成元素の一部あるいは全てが同一であること、該表面伝導形電子放出素子が絶縁性基板上に、あるいは絶縁層上に形成されたことによって、製法上の問題点の解決された安価で簡易な構成の電子源及び画像形成装置が提供できる。

【0122】またさらには、該絶縁層が、 $m$ 本の行方向配線と $n$ 本の列方向配線の交差部近傍のみにあること、及び垂直型表面伝導型放出素子の段差形成部が、該絶縁層の一部あるいはすべてが同一の製法で製造されることによって、製法が簡略化され、安価でかつ簡易な構成の電子源及び画像形成装置が提供できる。

【0123】すなわち、本実施例における技術思想は、 $m$ 本の行方向配線と、絶縁層を介して積層された $n$ 本の列方向に複数の表面伝導形電子放出素子を電気的に接続することで、 $m \times n$ の行列状の電子源及びそれを用いた画像形成装置を提供するものであり、さらには前記行方向配線及び列方向配線の各々の両側（2つの）方向から

電圧印加を可能とすることにより、配線抵抗に起因する電圧降下によって生じる輝度分布を補正した画像形成装置を提供することができる。

【0124】以上説明したように本実施例によれば、絶縁性基板上に $m$ 本の行方向配線と絶縁層を介して積層された $n$ 本の列方向配線とによって、少なくとも素子電極と電子放出部を含む薄膜とで構成される表面伝導形電子放出素子の相対向する1対の素子電極とをそれぞれ結線することで、行列状に多数個の表面伝導型放出素子を配列し、かつ行、列それぞれ一本の結線に対して少なくとも2つの電圧印加手段を設けたことを特徴とする電子源とすることで簡易な構成で良好な均一性を有する電子源が実現できる。

【0125】また、少なくとも蛍光体と電子源で構成された画像形成装置において、該電子源が絶縁性基板上に $m$ 本の行方向配線と、絶縁層を介して積層された $n$ 本の列方向配線とによって、少なくとも素子電極と電子放出部を含む薄膜とで構成される表面伝導形電子放出素子の対向する1対の素子電極とをそれぞれ結線することで行列状に、多数個の表面伝導型素子を配列し、かつ、行、列それぞれ一本の結線に対して少なくとも2つの電圧印加手段を設けた電子源であることを特徴とする画像形成装置とすることで簡易な構成であり、かつ、良好な均一性を有する画像形成装置を実現できる。

【0126】

【発明の効果】以上説明したように本発明によれば、簡易な構成でかつ容易に、多数素子からなる電子源より任意の素子を選択して、放出電子量を制御できる電子源を提供することができる。

【0127】また本発明によれば、配線抵抗による電圧降下に起因するばらつきを無くして、電子源よりの放出電子線量をほぼ均一に保ちながら画像を形成できる効果がある。

【0128】更には、表面伝導形電子放出素子を複数設置した電子源及び該電子源と対向した位置に画像形成手段を配置した画像形成装置の製法上の問題点を解決し、安価で新規な構成の表面伝導形電子放出素子を複数設置した電子源及び該電子源を用いた画像形成装置を提供できる。

【0129】

【図面の簡単な説明】

【図1】本実施例に関わる平面型表面伝導形電子放出素子の基本構成図で、(a)は平面図、(b)は断面図である。

【図2】本実施例に関わる表面伝導形電子放出素子の基本的な製法を説明するための図である。

【図3】本実施例の表面伝導形電子放出素子の通電処理に用いられる電圧波形を示す図である。

【図4】本実施例の表示パネルのフォーミング回路の構成を示すブロック図である。

【図5】本実施例の表面伝導形電子放出素子の基本的な測定装置の構成を示すブロック図である。

【図6】本実施例の表面伝導形電子放出素子の基本的な特性図である。

【図7】本実施例の垂直型表面伝導形電子放出素子の基本構成図である。

【図8】本実施例の電子源の構成図である。

【図9】本実施例の電子源を片側駆動する際の状態を示す概略図である。

【図10】本実施例の画像表示装置に構成を示す概観斜視図である。

【図11】本実施例の画像表示装置で採用される蛍光膜の説明図である。

【図12】従来の電子放出素子の接続を説明するための等価回路図である。

【図13】片側駆動時における素子印加電圧を示す特性図である。

【図14】本実施例における両側駆動用電子源の概略図である。

【図15】本発明の実施例1で作製した電子源の平面図である。

【図16】本発明の実施例1で作製した電子源の製法工程を説明する図である。

【図17】本発明の実施例で作製した画像形成装置の概略的斜視図である。

【図18】本発明の実施例2で作製した垂直型電子源の製法工程を説明する図である。


【図19】従来の表面伝導形電子放出素子の構成を説明するための図である。

【図20】本実施例の表示パネルを画像表示装置に適用した具体例を示すブロック図である。


# 【符号の説明】

- 1, 71, 81, 141, 161 絶縁性基板
- 2, 144 電子放出部形成用薄膜
- 3 電子放出部
- 5, 6, 145, 146 素子電極
- 67 段差形成部
- 72, 142 X方向配線
- 73, 143 Y方向配線
- 82 支持枠
- 83 ガラス基板
- 84 蛍光膜
- 85 メタルバック
- 86 フェースプレート
- 162 リアプレート
- 164 電子放出素子


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】




【図12】







【図7】




【図9】




【図8】




【図11】




【図10】




【図19】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】







**THIS PAGE BLANK (USPTO)**

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS

☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

☒ FADED TEXT OR DRAWING

☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING

☐ SKEWED/SLANTED IMAGES

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

☐ GRAY SCALE DOCUMENTS

☐ LINES OR MARKS ON ORIGINAL DOCUMENT

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**



**PAGE BLANK (USPTO)**